數(shù)據(jù)密集型人工智能計(jì)算的爆炸式增長(zhǎng)對(duì)數(shù)據(jù)中心的互連帶寬提出更高要求。傳統(tǒng)可插拔光模塊難以滿(mǎn)足新型51.2T以太網(wǎng)交換機(jī)對(duì)功耗和外形尺寸的要求，必須采用功耗較高的基于DSP的光收發(fā)機(jī)來(lái)補(bǔ)償每通道的損耗。通過(guò)將緊湊型光引擎緊密集成到交換機(jī)封裝中，板載金屬線(xiàn)大部分被光纖取代，從而節(jié)省了信號(hào)功率并提高了前面板的帶寬密度（如圖1所示，每個(gè)3.2T的光引擎在封裝中實(shí)現(xiàn)了光纖通道直接連接到交換機(jī)封裝邊緣）。與此同時(shí)，集成的共封裝光學(xué)器件（CPO）用嵌入了連續(xù)時(shí)間線(xiàn)性均衡器（CTLE）的線(xiàn)性驅(qū)動(dòng)器和放大器取代了 DSP，從而簡(jiǎn)化了光收發(fā)機(jī)。近年來(lái)，這種線(xiàn)性直驅(qū)CPO逐漸受到關(guān)注，因?yàn)樗茱@著降低功耗、成本和延遲。

中國(guó)科學(xué)院半導(dǎo)體研究所半導(dǎo)體物理實(shí)驗(yàn)室劉力源、祁楠研究員團(tuán)隊(duì)，長(zhǎng)期專(zhuān)注于高速硅基光電集成收發(fā)機(jī)的研究，并取得了一系列成果。團(tuán)隊(duì)成功構(gòu)建了由時(shí)鐘數(shù)據(jù)恢復(fù)電路（CDR）、分布式CMOS驅(qū)動(dòng)器與集總分段式馬赫-增德?tīng)栒{(diào)制器（MZM）構(gòu)成的單路50Gb/s光電發(fā)射機(jī)（JSSC，2022），和由硅光探測(cè)器（PD）、跨阻放大器（TIA）與CDR構(gòu)成的單路50Gb/s光電接收機(jī) （TCAS-I，2023）。近期，劉力源、祁楠研究員團(tuán)隊(duì)與國(guó)家信息光電子創(chuàng)新中心總經(jīng)理肖希合作，在4×112Gb/s線(xiàn)性直驅(qū)硅基光電集成收發(fā)機(jī)研究領(lǐng)域取得新進(jìn)展，構(gòu)建了了用于線(xiàn)性直驅(qū)CPO的4×112 Gb/s硅基光電混合集成收發(fā)機(jī)組件。

圖1 集成在交換機(jī)中線(xiàn)性直驅(qū)光引擎

該研究團(tuán)隊(duì)通過(guò)四通道集電極開(kāi)路的驅(qū)動(dòng)器與陣列化的行波MZM協(xié)同設(shè)計(jì)，實(shí)現(xiàn)了高帶寬和高驅(qū)動(dòng)效率，還提出了一種二階混合無(wú)源-有源CTLE，用于補(bǔ)償高達(dá)12dB的非線(xiàn)性信道損耗。此外，該團(tuán)隊(duì)還提出了一種帶有T-π輸入網(wǎng)絡(luò)和級(jí)聯(lián)內(nèi)嵌式CTLE的線(xiàn)性TIA，可在保持平坦帶內(nèi)頻率響應(yīng)的同時(shí)提高帶寬。該驅(qū)動(dòng)器和TIA采用180nm SiGe BiCMOS工藝實(shí)現(xiàn)，測(cè)量結(jié)果顯示其帶寬超過(guò)35GHz。通過(guò)將驅(qū)動(dòng)器與MZM、TIA與PD共同封裝，構(gòu)建了完整的硅基光電集成收發(fā)機(jī)前端（圖2為光發(fā)射機(jī)和光接收機(jī)的封裝照片，圖3為實(shí)驗(yàn)結(jié)果）。電光調(diào)制和光電接收均可實(shí)現(xiàn)400G速率的應(yīng)用需求。光發(fā)射機(jī)實(shí)現(xiàn)了5dB的光消光比和4.8pJ/bit的功耗效率，而光接收機(jī)實(shí)現(xiàn)了67dB的跨阻增益和2.95pJ/bit的功耗效率。

圖2 混合集成光收發(fā)機(jī)封裝照片

圖3 光收發(fā)機(jī)NRZ和PAM-4的測(cè)試結(jié)果

該成果由半導(dǎo)體所博士生劉翰、半導(dǎo)體所祁楠研究員、國(guó)家信息光電子創(chuàng)新中心肖希等共同完成，并得到了國(guó)家重點(diǎn)研發(fā)計(jì)劃、國(guó)家自然科學(xué)基金和北京市科技計(jì)劃項(xiàng)目的資助.